来源：Siemens EDA

   今天的 SoC 正日益复杂，DFT 往往需要花费很长时间，而且会将风险引入到关键的tape out路径中。对此，我们其实可以思考一种可行性，即具有端到端智能自动化的、基于 RTL 的层次化 DFT 流程。

   对于使用平面或部分层次化流程的设计，要整合新的设计流程和方法本身就会产生一些问题，用层次化 DFT 步骤改造现有的扁平 DFT 流程需要大量的手动干预，这通常会导致错误和低效。使用西门子的Tessent Connect将层次化 DFT 流程的应用简化就是解决这些挑战的一个方法，使用这种方法可以建立端到端的 DFT 自动化，从而更好地连接人员、过程和相关工具。

分而治之的层次化 DFT

   目前有许多 SoC 过大，无法通过手动步骤实施传统的基于平面或分区的 DFT 方法。将设计分成更小的部分，使得设计人员和 EDA 工具在实操中更加易于管理。这种方法还允许利用具有许多相同实例化的内核，这在许多 AI 设计中都可以看到。所有设计工作都进入到一个实例中，然后可以根据需要进行多次实例化。DFT 受益于类似分而治之的方法，该方法与其余设计流程一致，可解决大型设计中的相同问题。

   如今，大多数项目都使用某种形式的层次化设计，其中内核由不同的团队或个人并行设计，然后在芯片层级组装和完成。层次化 DFT 使用 SoC 的现有层次结构来插入所有 DFT，并在内核层生成测试向量。层次结构的最低层级是“内核”，可以是单个内核，也可以是一组内核。一些设计将多个较小的内核组合在一起用于 ATPG，以便共享扫描通道和最大限度减少布线。内核使用内核层时钟和隔离链来隔离。所有 DFT 插入、验证和测试向量生成都在内核层级执行。测试向量被重定向到芯片层级，其中的内核均以灰盒模型表示。

   层次化 DFT 需要一些关键技术，例如：用于分离内核的内核隔离，用于减少机器存储器消耗的灰盒模型生成，以及用于复用内核级别生成的测试向量的测试向量重定向。图 1 展示了层次化 DFT 方法中的芯片层级 DFT。

图 1.层次化 DFT 方法中的芯片层级 ATPG (Siemens EDA)

   改用层次化 DFT 后，DFT 的各个方面都得到大幅改善，现在市场上的一些大型芯片制造商，比如 Amazon（D. Trock，2016 年）和三星（B. Shin，2019 年）已经发表了他们的研究结果证明层次化 DFT 的优势。

   DFT 的另一个趋势是将上游工作迁移到 RTL。基于 RTL 的DFT流程需要与前端设计流程合并，才能以可重复和可靠的方式管理任务，从而促进下游集成。

   将传统的扁平 DFT 流程转换为层次化流程需要大量的手动工作。通常，设计人员必须描述 DFT 工具应采取的每个步骤，并重复为每个步骤提供相同的信息。这种方法会大幅增加流程的时间，使调试复杂化，并且可能导致一些错误的产生。

端到端 DFT 自动化的元素

   层次化 DFT 受益于完全自动化的 DFT 解决方案，包括一组在通用平台上工作的 DFT 工具，这些工具可以接受所有参数（测试时间、面积消耗、功耗等）的一般用户指令，能够做出平衡测试成本、时间和覆盖范围的明智决策。

   随着 DFT进一步向上游迁移到 RTL，与前端设计流程合并，以可重复的流程管理任务，以及保持设计意识以促进下游集成等工作变得越来越重要：。

   DFT 流程的最佳端到端自动化的元素可划分为三个主要类别（另请参见图 2）：

    1.意图驱动的自动化

     2.通用测试基础架构

     3.面向未来的定制

图 2. Tessent Connect 是用于层次化 DFT 流程的端到端自动化(Siemens EDA)

   这些功能支持高效的并行设计，使团队之间可以轻松交接，从而减少 DFT 时间并提高可预测性。这种端到端的 DFT 自动化降低了许多 DFT 步骤的复杂性并加快了产品上市速度。用户可以在更高的抽象级别下工作。插入 DFT、创建测试向量以及在顶层集成 DFT 功能的挑战，在一个统一的即插即用的环境中加以管理。如果没有这样的集成平台，公司将很难管理 DFT 功能（例如 BIST 和 ATPG），而且要经过许多步骤才能在顶层集成内核级别 DFT 和测试向量。

意图驱动的自动化

   意图驱动的自动化使设计人员能够在流程早期描述 DFT 工具的概要性测试目标，而不必在每个DFT阶段编写详细的分步脚本。例如，假设一位设计人员需要为不同的扫描模式设置 ATPG，通常需要编写多个脚本，跟踪脚本和程序文件，然后为每个测试模式加载正确的设置文件。但通过意图驱动的自动化，可以一次性插入所有扫描配置（内部、外部、旁路模式等），并将它们存储在一个通用数据库中。之后，在ATPG期间，该工具只需知道要导入哪种扫描模式，就能够处理细节工作。

   从流程可用性的角度来看，将所有DFT工具放在一个通用数据库中是非常重要的，通过这种新的自动化，所有数据和生成的文件在数据库中是按层次组织的，在整个流程中依需调用。例如，当设计人员为特定项目生成数据库时，其中已经插入了存储器 BIST、EDT、IJTAG等，后续步骤所需的不同元件、仪器、测试向量和信息都存储在子目录中，这些子目录包含有意义的名称和结构。数据库设置如图 3 所示。

图 3.通用数据库结构 (Siemens EDA)

   捕捉设计人员意图的高层次 DFT 规范从一个允许访问和控制符合 IJTAG 标准的on-chip资源的网络开始。该规范指导存储器 BIST 的插入（类型、数量、分组、位置）和扫描插入（EDT 控制器的数量和类型、每个控制器的链、位置）。它还管理时钟控制、功耗和定制 DFT 信号，并验证所有设置是否没有错误，甚至会生成物理设计 signoff 所需的 SDC 文件。

通用测试基础架构

   端到端的DFT 自动化依赖于 IEEE 1687（又称 IJTAG），即实现所有测试仪器的即插即用自动化的基础架构。能够普遍使用任何供应商的符合 IJTAG 标准的 IP，大大简化了内核和 IP 集成和重用。此外，它还允许将内核层级的测试向量重定向到更高层级，并将测试向量广播到相同的内核。图 4 展示了 IJTAG 网络，其中包括用于扫描测试仪器的子网络。高级 DFT 自动化可插入 IJTAG 网络，识别和提取现有的 IJTAG 网络，以增量方式创建 ICL 和 PDL 网络描述文件，并执行层次化 PDL 重定向。它通过高效实现 IJTAG 仪器和用于特定写入/读取的测试数据寄存器 (TDR) 自动创建最佳 IJTAG 网络配置。

图 4.IJTAG 网络实现实例 (Siemens EDA)

   通用测试基础架构还简化了 TAP 控制器的初始化程序。逐个周期的程序创建流程可能非常耗时且容易出错。现在可以在更高的抽象级别上，通过易于使用的命令和内置程序建立自动化的程序来实现。

面向未来的定制

   从头开始采用整个层次化流程可能是不切实际的，因此，设计团队需要能够将现有定制设计步骤和要求无缝集成到这种更高级的自动化方法中。可以定制流程，以满足各用户、团队或公司的需求。

   这种灵活性可以通过多个进入/退出点来实现，而且支持定制工具和第三方工具。强大的内省功能和 Tcl 脚本编写能力可将标准工具特性和命令与用户自定义的命令和脚本结合在一起。

面向未来的定制实例包括：

 ·创建并自动执行DRC，以检查时钟门控器上的使能引脚的状态，检查存储器是处于旁路模式还是已启用，检查 I/O 管脚的转换速率，等等。

 ·内省设计和工具数据模型；

 ·添加新的用户自定义属性以跟踪和全面内省定制设置；

 ·能够根据任何对象类型更改工具和用户定义的属性。

   市场领先的工具供应商能够提供简便的端到端 DFT 自动化。这些供应商可以评估当前的 DFT 目标并提供完整的参考流程、文档、测试案例以及工具。随着更多的 Tessent Connect 端到端 DFT自动化得到部署，DFT 实现时间和成本会逐步降低，以及更高效、可预测且可持续的 DFT流程。

作者：

  Jay Jahangiri，DFT 产品经理，Siemens EDA