Semiconductor IP Industry News
February, 2020
We work with our semiconductor IP partners to bring you the latest and most up to date news and information in the chip design community.
Tuesday 27th July 2021
-
技术应用
模拟的相关性——当下的SoC世界
- 21世纪初，半导体工业将从基于模拟的设计转向具有更高晶体管密度的数字设计。随着这种增长，人们还预测模拟将被淘汰，而数字将成为SoC的设计选择。 目前，随着晶体管技术缩小到7nm以下，对高速接口（如112gbps或更高）更快接口的要求变得非常重要。在数字领域设计这样的高速接口是非常具有挑战性的，因为在先进的技术中，电源电压随着功率限制的加强而减小。这些因素对在SoC设计中使用纯数字设计电路（如I/O、PLL、DLL等）提出了挑战。 +MORE
Friday 16th July 2021
-
技术应用
关于验证IP的11个误区
- 对于一个精明的芯片设计验证工程师来说，VIP不仅仅是一个朗朗上口的缩写词。设计者理解VIP的构成是它包含可重用的验证组件库和预定义的功能块，以加速验证投片进度。 下面来解释关于VIP的11个最常见的误区。SmartDV的应用工程总监Bipul Talukdar解释了为什么它被用于验证环境，以改善调试、覆盖率、收敛速度和提高质量；加快项目交付;增加投资回报；减少硅设计的风险。 +MORE
Thursday 15th July 2021
-
技术应用
抓住DFT自动化的下一波浪潮
- 今天的 SoC 正日益复杂，DFT 往往需要花费很长时间，而且会将风险引入到关键的tape out路径中。对此，我们其实可以思考一种可行性，即具有端到端智能自动化的、基于 RTL 的层次化 DFT 流程。 对于使用平面或部分层次化流程的设计，要整合新的设计流程和方法本身就会产生一些问题，用层次化 DFT 步骤改造现有的扁平 DFT 流程需要大量的手动干预，这通常会导致错误和低效。使用西门子的Tessent Connect将层次化 DFT 流程的应用简化就是解决这些挑战的一个方法，使用这种方法可以建立端到端的 DFT 自动化，从而更好地连接人员、过程和相关工具。 +MORE
Tuesday 15th June 2021
-
技术应用
SoC集成 — 可预测、可重复、可扩展
- 从表面上看，片上系统(SoC)集成似乎没有那么难。你将收集并配置所需的所有知识产权(ip)，然后将它们拼接在一起。也许你可以委托给大学新员工?但事情没那么简单。使SoC集成具有挑战性的是，包括ip和连接在内的许多部分。有些是移动的部件，随着bug的修复而改变。有些，比如互连，只有在集成时才能完全定义。 +MORE
Tuesday 08th June 2021
-
- 部署先进的网络基础设施不仅可以解决数据传输量激增的问题，而且还能在诸如边缘、核心和云端等网络的不同部分进行数据处理。不足为奇的是大部分数据要么是视频，要么是图像，并且这些数据正以指数级速度增长，并将在未来几年内保持持续增长。因此，需要更多的计算资源来应对数据的大量增长（如图1所示）。 +MORE
Tuesday 01st June 2021
-
- 1981年IBM个人电脑（PC）和1984年苹果Macintosh的出现，对更大容量、更快速度的随机存取存储器（RAM）起到了重要的推动作用。这些系统使计算机进入了数百万人的办公室和家庭。一个快速的良性循环随之而来：越来越复杂的应用需要更多的计算能力，而计算能力需要更大更快的内存，从而实现更复杂的应用。 +MORE
Friday 28th May 2021
-
- 现代应用专用集成电路(ASIC)和芯片上系统(SoC)的设计可以通过片上集成模拟功能(如电源管理)来区分。Vidatronic提供了这份白皮书，描述了这一趋势的一些历史背景，并专门深入电源管理的集成。讨论了Vidatronic IP解决方案及其给ASIC和SoC设计人员带来的好处。 +MORE
赞助企业